第14章噪声分析与低噪声设计

第14章噪声分析与低噪声设计

14.1.1 为什么噪声是模拟设计的头号敌人

一个接收机前端能处理的最小信号，不是由放大器的增益决定的，而是由噪声决定的。天线从空间捕获的GPS信号低至-130dBm，5G手机接收到的基站信号通常也在-100dBm以下。要把这些微弱信号恢复出来，电路自身引入的噪声必须远小于信号本身。如果放大器把信号放大了100倍，同时把自身的噪声也放大了100倍，信噪比没有任何改善——信息仍然淹没在噪声里。

噪声与失真的本质区别在于：失真是确定性的，它由信号的幅度和电路的非线性决定，可以通过预失真或负反馈来消除；噪声是随机的，它源于物理量的离散性——电子的热运动、载流子产生与复合的随机性。你无法用一个与噪声相关的“反向噪声”来抵消它，因为噪声的瞬时值不可预测。设计者能做的是在噪声产生的地方尽量压低它，或者在噪声叠加之后用滤波等手段把它与信号区分开。

本章从噪声的物理来源讲起，建立噪声的电路模型与分析方法，然后讨论低噪声放大器（LNA）的设计策略。一个晶体管的沟道热噪声模型，直接决定了手机接收机的灵敏度上限。

14.1.2 噪声的物理来源与电路模型

14.1.3 热噪声：电阻的固有属性

任何处于绝对零度以上的导体，其内部自由电子都在做无规则热运动。这种运动在导体两端产生随机的电压波动，称为热噪声（thermal noise），也叫约翰逊噪声。1906年爱因斯坦从统计力学预言了它的存在，1928年约翰逊在贝尔实验室实测验证，同年奈奎斯特给出了理论解释。

一个阻值为 \(R\) 的电阻，在带宽 \(B\) 内产生的开路热噪声电压均方值为：

\[ \overline{v_n^2} = 4kTRB \]

其中 \(k = 1.38 \times 10^{-23}\,\text{J/K}\) 是玻尔兹曼常数，\(T\) 是绝对温度。在室温（\(T = 290\,\text{K}\)）下，\(4kT \approx 1.6 \times 10^{-20}\,\text{V}^2/(\Omega\cdot\text{Hz})\)。一个 \(50\,\Omega\) 电阻在 \(1\,\text{Hz}\) 带宽内的噪声电压约为 \(0.9\,\text{nV}/\sqrt{\text{Hz}}\)——这个数值是射频系统中最常见的参考基准。

热噪声的功率谱密度是平坦的（白噪声），但它的总功率与带宽成正比。这意味着你不能通过“看”噪声的频谱来区分它和信号——它们在频域上重叠。噪声的随机性体现在时域波形上：瞬时幅度服从高斯分布，均值为零，标准差为 \(\sqrt{4kTRB}\)。

实际电路中，电阻的噪声模型是一个理想电阻串联一个噪声电压源，或者并联一个噪声电流源。两种表示在电路分析中是等价的，选择哪一种取决于电路拓扑的方便程度。对于高阻抗节点，并联噪声电流源更自然；对于低阻抗节点，串联噪声电压源更直观。

14.1.4 散粒噪声：电流的离散性

当载流子独立地、随机地越过一个势垒时（例如PN结的耗尽区），电流不再是连续的流动，而是一连串离散事件的统计平均。这种随机性表现为电流的微小波动，称为散粒噪声（shot noise）。其功率谱密度为：

\[ \overline{i_n^2} = 2qI_{DC}B \]

其中 \(q = 1.6 \times 10^{-19}\,\text{C}\) 是电子电荷，\(I_{DC}\) 是直流电流。与热噪声不同，散粒噪声与温度无关，只取决于直流电流的大小。一个 \(1\,\text{mA}\) 的电流产生的散粒噪声电流谱密度约为 \(18\,\text{pA}/\sqrt{\text{Hz}}\)。

散粒噪声存在于所有载流子必须独立跨越势垒的器件中——PN结二极管、双极型晶体管的BE结、MOS晶体管工作在弱反型区时也表现出类似行为。但在MOS晶体管中，载流子是在反型层中做漂移运动，并不需要跨越势垒，因此沟道电流的噪声主要是热噪声而非散粒噪声。这是一个初学者容易混淆的地方。

14.1.5 MOS晶体管的沟道热噪声

MOS晶体管工作在饱和区时，沟道是一个受栅压调制的电阻。载流子在沟道中的热运动产生噪声，等效为漏源之间的一个噪声电流源：

\[ \overline{i_{nd}^2} = 4kT\gamma g_{m} \]

其中 \(g_m\) 是跨导，\(\gamma\) 是噪声系数因子。对于长沟道器件，\(\gamma \approx 2/3\)；短沟道器件由于热载流子效应和速度饱和，\(\gamma\) 可增大到 \(2\sim 3\)。这意味着在先进工艺节点（如28nm以下），MOS管的沟道噪声比长沟道理论的预测值高出不少，低噪声设计在先进工艺下比在成熟工艺下更困难。

从设计角度看，这个公式传达了一个重要信息：沟道热噪声与跨导成正比。要提高信噪比，不能单纯增大 \(g_m\)，因为信号和噪声同步增长。关键在于提高“每单位电流的跨导效率” \(g_m/I_D\)。工作在弱反型区的MOS管 \(g_m/I_D\) 最大（约 \(1/(nV_T)\)，其中 \(n \approx 1.5\)，\(V_T \approx 26\,\text{mV}\)），但弱反型区的速度慢、匹配差；强反型区的 \(g_m/I_D\) 较小但速度更快。设计者需要根据应用场景在噪声、速度和功耗之间做权衡。

14.1.6 闪烁噪声：低频段的困扰

除了热噪声，MOS晶体管还有一种在低频段占主导的噪声——闪烁噪声（flicker noise），也叫 \(1/f\) 噪声。它的功率谱密度近似为：

\[ \overline{v_{nf}^2} = \frac{K}{WLC_{ox}f} \]

其中 \(K\) 是工艺相关的常数，\(W\) 和 \(L\) 是沟道宽度和长度，\(C_{ox}\) 是单位面积栅氧化层电容。闪烁噪声的物理机制是栅氧化层与硅界面处的陷阱随机捕获和释放载流子，导致沟道载流子数量波动。这种噪声的谱密度随频率降低而增大，在频谱上呈现 \(1/f\) 的斜率。

闪烁噪声与器件面积成反比——增大 \(W \times L\) 可以降低闪烁噪声。这是低噪声设计中增大输入对管面积的一个重要原因。在频率较高时（通常几百kHz以上），热噪声超过闪烁噪声成为主导；在低频段（音频、传感器信号），闪烁噪声往往是限制信噪比的主要因素。

双极型晶体管也有 \(1/f\) 噪声，但通常比MOS管小得多，因为BJT的电流主要流过体材料而非表面。这也是精密模拟电路（如仪表放大器、基准源）中BJT仍然占有一席之地的原因之一。

图1：噪声仿真设置

14.1.7 噪声的叠加与相关性

当一个电路中有多个噪声源时，总输出噪声不是简单地把各个噪声源的贡献相加——噪声是随机量，需要按功率（均方值）叠加。如果两个噪声源不相关，总噪声功率为：

\[ \overline{v_{n,total}^2} = \overline{v_{n1}^2} + \overline{v_{n2}^2} \]

如果两个噪声源存在相关性（例如来自同一个物理过程的噪声经过两条路径到达输出端），则需要加上交叉项。在大多数电路分析中，不同器件的噪声源可以视为不相关的，这大大简化了计算。

14.1.8 噪声的电路分析方法

14.1.9 输入等效噪声

一个放大器的噪声性能不能只看输出噪声——输出噪声还取决于增益。一个高增益放大器即使输出噪声很大，如果信号也被放大了同样倍数，信噪比未必差。因此，工程上习惯把所有噪声折算到输入端，得到“输入等效噪声”（input-referred noise）。

计算方法很简单：先算出总输出噪声 \(\overline{v_{n,out}^2}\)，然后除以电压增益的平方：

\[ \overline{v_{n,in}^2} = \frac{\overline{v_{n,out}^2}}{A_v^2} \]

输入等效噪声的物理含义是：一个无噪声的理想放大器，输入端串联一个噪声电压源 \(\overline{v_{n,in}^2}\)，其输出噪声与实际放大器的输出噪声相同。这样，设计者可以直观地比较不同拓扑、不同器件尺寸的放大器的噪声性能，而不必关心增益的差异。

图2：由于第二级噪声要除以第一级增益才能折算到输入端，因此基本可以忽略，所以输入等效噪声为

对于多级放大器，第一级的噪声贡献占主导。第二级及以后的噪声要除以第一级的功率增益才能折算到输入端，因此只要第一级增益足够大，后面各级的噪声贡献可以忽略。这是低噪声设计中“第一级决定一切”原则的理论基础。

14.1.10 噪声系数与噪声温度

在射频和通信系统中，更常用的指标是噪声系数（Noise Figure, NF），定义为输入信噪比与输出信噪比的比值：

\[ NF = 10\log_{10}\left(\frac{SNR_{in}}{SNR_{out}}\right) \]

噪声系数为0dB意味着放大器不引入额外噪声——这是理想情况，实际中不可能达到。一个噪声系数为3dB的放大器，输出信噪比是输入信噪比的一半。对于级联系统，Friis公式给出了总噪声系数的计算方法：

\[ NF_{total} = NF_1 + \frac{NF_2 - 1}{G_1} + \frac{NF_3 - 1}{G_1 G_2} + \cdots \]

其中 \(NF_i\) 和 \(G_i\) 分别是第 \(i\) 级的噪声系数和可用功率增益。这个公式再次印证了第一级的重要性：只要第一级有足够的增益，后面各级的噪声贡献被分母上的增益压低，几乎可以忽略。

噪声温度是另一种表示噪声性能的方式，定义为：

\[ T_e = T_0 (NF - 1) \]

其中 \(T_0 = 290\,\text{K}\) 是参考温度。噪声温度的优点是在低噪声场景下（如射电天文、卫星通信）数值更直观——一个噪声系数为0.5dB的放大器，噪声温度约为35K，比环境温度低得多。

14.1.11 噪声分析的计算流程

进行噪声分析的通用流程如下：

flowchart TD
    A[确定电路拓扑和器件尺寸] --> B[识别所有噪声源]
    B --> C[计算每个噪声源到输出的传递函数]
    C --> D[在输出端按功率叠加]
    D --> E[除以增益平方得到输入等效噪声]
    E --> F[满足噪声指标？]
    F -->|否| G[修改器件尺寸/偏置/拓扑]
    G --> B
    F -->|是| H[完成]

每个噪声源到输出的传递函数，可以通过小信号分析得到。例如，一个共源放大器的沟道噪声电流 \(i_{nd}\) 流过输出电阻 \(R_D \parallel r_o\)，产生输出噪声电压 \(i_{nd} \cdot (R_D \parallel r_o)\)。而输入信号经过 \(g_m\) 放大后在输出端为 \(v_{in} \cdot g_m (R_D \parallel r_o)\)。因此输入等效噪声为 \(i_{nd}/g_m\)。

这个结果很有启发性：输入等效噪声与输出电阻无关，只取决于噪声电流与跨导的比值。增大 \(g_m\) 可以同时降低输入等效噪声——但代价是更大的电流消耗和器件尺寸。

14.1.12 低噪声放大器的设计策略

14.1.13 设计目标与约束

低噪声放大器（LNA）通常位于接收链路的最前端，紧接天线之后。它的任务是在引入尽可能少噪声的前提下，将微弱信号放大到足以驱动后续混频器或模数转换器的电平。一个典型的LNA设计指标包括：

噪声系数：通常要求低于2dB，高性能接收机甚至要求低于0.5dB
增益：15~20dB，既要足够大以压制后级噪声，又不能太大导致线性度恶化
输入匹配：50Ω，与天线和滤波器接口
线性度：以IIP3（三阶交调截点）衡量，通常在-10dBm以上
功耗：便携设备中通常限制在几毫瓦到几十毫瓦

这些指标之间存在矛盾：降低噪声系数需要增大电流和器件尺寸，但这会提高功耗并可能恶化线性度；提高增益有助于压制后级噪声，但过高的增益会使混频器过载。设计者必须根据应用场景确定优先级——手机LNA优先考虑功耗和线性度，基站LNA优先考虑噪声系数和增益。

14.1.14 输入匹配与噪声匹配的矛盾

在射频LNA设计中，输入匹配和噪声匹配是两个不同的概念。输入匹配（通常为50Ω）是为了与天线和滤波器接口，避免信号反射；噪声匹配是为了使噪声系数最小化，需要源阻抗等于某个特定的最优值。

对于共源LNA，输入阻抗主要由栅源电容 \(C_{gs}\) 决定，在射频频率下呈现容性。为了实现50Ω的纯阻性输入匹配，常用的方法是源极电感负反馈：

图3：放大器电路原理图

输入阻抗为：

\[ Z_{in} = j\omega(L_g + L_s) + \frac{1}{j\omega C_{gs}} + \omega_T L_s \]

其中 \(\omega_T = g_m/C_{gs}\) 是特征频率。在谐振频率 \(\omega_0 = 1/\sqrt{(L_g + L_s)C_{gs}}\) 处，电抗部分抵消，输入阻抗变为纯阻性 \(\omega_T L_s\)。通过选择 \(L_s = 50\Omega/\omega_T\)，可以实现50Ω匹配。

噪声匹配则要求源阻抗等于：

\[ Z_{opt} = \sqrt{\frac{\overline{v_n^2}}{\overline{i_n^2}}} \]

其中 \(\overline{v_n^2}\) 和 \(\overline{i_n^2}\) 是放大器输入端的等效噪声电压和噪声电流。对于MOS管，这两个量都与 \(g_m\) 和器件尺寸有关。问题在于：使输入匹配的 \(L_s\) 取值和使噪声匹配的 \(L_s\) 取值通常不一致。

解决这个矛盾的方法之一是使用多个栅指（multi-finger）结构来优化 \(C_{gs}\)，或者采用共栅拓扑——共栅级的输入阻抗为 \(1/g_m\)，通过偏置电流可以直接设定为50Ω，同时噪声系数也相对容易控制。共栅LNA的缺点是噪声系数通常比共源LNA高1~2dB，因为沟道热噪声直接耦合到输入端。

14.1.15 噪声抵消技术

既然共栅级输入匹配容易但噪声大，共源级噪声小但匹配困难，一个自然的想法是：把两者结合起来，用共栅级的匹配特性实现输入匹配，同时用共源级抵消共栅级的噪声。

这就是噪声抵消（noise cancellation）技术的基本思想。在共栅-共源组合结构中，共栅管的沟道噪声电流在输出端产生两个路径的噪声电压——一个直接通过负载，另一个通过共源管的反相放大。如果设计得当，这两个噪声分量在输出端相位相反、幅度相等，互相抵消。而信号分量是同相叠加的，不受影响。

噪声抵消技术利用电路拓扑让噪声在输出端自相抵消，而非事后滤波。代价是电路复杂度增加、功耗上升。在5G接收机中，噪声抵消LNA已经成为主流选择。

14.1.16 器件尺寸与偏置优化

给定一个LNA拓扑，设计者还需要选择器件尺寸和偏置点来优化噪声性能。对于MOS管，沟道热噪声与 \(g_m\) 成正比，而 \(g_m\) 又与 \(W/L\) 和 \(I_D\) 相关。增大器件宽度可以提高 \(g_m\)，从而降低输入等效噪声电压 \(\overline{v_n^2} = 4kT\gamma/g_m\)——但这也增大了 \(C_{gs}\)，使输入匹配需要更大的电感，并可能降低自谐振频率。

偏置点的选择同样关键。在弱反型区，\(g_m/I_D\) 最大，噪声效率最高；但弱反型区的器件速度慢、\(f_T\) 低，不适合高频应用。在强反型区，\(f_T\) 高但 \(g_m/I_D\) 下降。对于2GHz以下的LNA，偏置在中等反型区（\(g_m/I_D \approx 10\sim15\)）通常是最佳折中；对于5GHz以上的LNA，需要更强的反型来保证足够的 \(f_T\)。

14.1.17 多级LNA的噪声分配

当单级LNA无法同时满足增益和噪声指标时，需要采用多级结构。根据Friis公式，第一级的噪声系数和增益决定了整个链路的噪声性能上限。因此，第一级应优先考虑低噪声，即使牺牲一些增益；第二级可以追求增益和线性度，因为它的噪声贡献被第一级增益压低。

一个实用的设计流程是：

根据系统灵敏度要求确定总噪声系数指标
分配各级的噪声系数和增益指标（通常第一级NF最低、增益适中）
选择拓扑和器件尺寸，使各级达到各自的指标
级间匹配网络既要传递信号，又要尽量不引入额外损耗——匹配网络的插入损耗直接叠加在噪声系数上

14.1.18 低噪声设计中的电源与地

14.1.19 电源噪声的耦合路径

LNA的噪声性能不仅取决于器件本身，还取决于电源和地的质量。数字电路在开关时会产生大量的电源电流尖峰，这些尖峰通过电源线的寄生电阻和电感转化为电压波动。如果LNA的电源没有充分去耦，这些波动会直接调制放大器的偏置点，在输出端产生噪声。

电源噪声的耦合路径主要有三条：一是通过偏置电路直接进入信号通路；二是通过电源线的寄生电感与片上电容形成谐振，在特定频率产生大的阻抗；三是通过衬底耦合——数字电路的开关噪声通过衬底传播到模拟电路的敏感节点。

14.1.20 去耦与隔离策略

低噪声设计中的电源处理，核心原则是“局部干净”。具体措施包括：

在每个放大级的电源引脚处放置去耦电容（片上+片外组合），提供低阻抗的交流回路
使用独立的电源域或LDO为敏感模拟电路供电，与数字电源隔离
在版图上使用保护环（guard ring）隔离衬底噪声
对偏置电路进行RC滤波，防止电源噪声通过偏置线进入信号通路

去耦电容本身也有寄生电感。如果去耦电容的谐振频率与电路的工作频率重合，反而会放大噪声。因此，低噪声设计通常采用多级去耦——大电容（μF级）滤低频，小电容（nF级）滤高频，两者并联覆盖宽的频率范围。

14.1.21 仿真验证与测量

14.1.22 噪声仿真工具

Cadence Spectre 19.1 和 Synopsys HSPICE 提供噪声分析功能。Spectre和SPICE的噪声分析（.noise）可以计算每个器件噪声源对输出的贡献，并自动折算到输入端。Cadence的SpectreRF提供了更精确的周期性噪声分析（PSS+Pnoise），适用于混频器和振荡器等非线性电路。

噪声仿真的关键设置包括：

频率范围：应覆盖感兴趣的信号频段，并留出足够的边带
参考节点：通常是输入端口
输出节点：通常是输出端口
噪声源类型：可以选择只考虑热噪声、闪烁噪声，或全部

仿真结果通常以噪声电压谱密度或噪声系数的形式输出。设计者需要检查：在信号频段内，噪声是否达到指标？哪些器件贡献了主要噪声？是否有异常的噪声峰值（可能来自谐振或耦合）？

图4：等效输入噪声＜20nV/√Hz

14.1.23 噪声测量的挑战

噪声测量比仿真困难得多。问题在于：待测的噪声信号非常微弱（nV量级），远低于测量仪器自身的噪声。直接测量LNA的输出噪声，频谱分析仪的底噪可能比信号还大。

常用的解决方案是使用噪声系数分析仪（如Keysight N8975A），它内部有一个已知噪声系数的校准源，通过Y因子法测量待测器件的噪声系数。测量流程为：先用校准源测量系统自身的噪声，再接入待测器件测量总噪声，最后用Friis公式反推待测器件的噪声系数。

测量中的常见陷阱包括：

阻抗失配：如果待测器件的输入阻抗不是精确的50Ω，噪声系数测量会产生误差
环境噪声：电磁干扰会耦合进测量链路，导致测得的噪声系数偏大
增益波动：待测器件的增益波动会影响Y因子法的精度

14.1.24 仿真与实测的偏差

仿真与实测之间通常存在1~2dB的噪声系数偏差。原因包括：器件模型对噪声的描述不够精确（尤其是短沟道器件的 \(\gamma\) 因子）、版图寄生效应（栅电阻、接触电阻）引入了额外噪声、电源和衬底噪声在仿真中没有充分建模。

设计者应该在仿真时留出裕量——如果指标要求NF < 2dB，仿真结果最好做到1.5dB以下。同时，在版图设计阶段就要考虑噪声问题：输入管的栅极用多层金属并联以降低栅电阻，敏感信号线远离数字模块，电源去耦电容尽量靠近噪声源。

14.1.25 设计实例：2.4GHz低噪声放大器

下面通过一个完整的LNA设计实例，展示噪声分析在实际设计中的应用。设计目标：

工作频率：2.4GHz（ISM频段）
噪声系数：< 2dB
增益：> 15dB
输入匹配：S11 < -10dB
功耗：< 5mW（1.2V电源）
工艺：65nm CMOS

14.1.26 拓扑选择

考虑到功耗和噪声的约束，选择共源电感负反馈拓扑。这个拓扑在2.4GHz频段是成熟的选择：源极电感提供输入匹配，栅极电感与 \(C_{gs}\) 谐振，噪声系数可以做到2dB以下。

电路结构为：M1是放大管，\(L_s\) 是源极负反馈电感，\(L_g\) 是栅极串联电感，\(C_{out}\) 是输出匹配电容，\(R_D\) 是漏极负载电阻（或电感负载）。

14.1.27 器件尺寸与偏置

首先确定放大管的尺寸。为了在5mW功耗内获得足够的 \(g_m\)，选择 \(I_D = 2\,\text{mA}\)，\(V_{DD} = 1.2\,\text{V}\)。在65nm工艺中，\(g_m/I_D\) 在中等反型区约为12~15，因此 \(g_m \approx 25\sim30\,\text{mS}\)。

输入管的宽度由 \(C_{gs}\) 决定。\(C_{gs} \approx \frac{2}{3}WLC_{ox}\)，对于65nm工艺，\(C_{ox} \approx 12\,\text{fF}/\mu\text{m}^2\)。为了在2.4GHz实现匹配，\(C_{gs}\) 应约为200~300fF，对应 \(W \approx 100\sim150\,\mu\text{m}\)。考虑到版图寄生，实际选择 \(W = 120\,\mu\text{m}\)（分为24个指，每指5μm）。

14.1.28 匹配网络设计

源极电感 \(L_s\) 的值由输入匹配条件决定：

\[ \omega_T L_s = 50\,\Omega \]

\(\omega_T = g_m/C_{gs} \approx 2\pi \times 60\,\text{GHz}\)，因此 \(L_s \approx 0.13\,\text{nH}\)。这个值很小，在片上实现时需要考虑键合线或封装的寄生电感——通常需要预留调整空间。

栅极电感 \(L_g\) 与 \(C_{gs}\) 谐振在2.4GHz：

\[ L_g = \frac{1}{\omega_0^2 C_{gs}} - L_s \approx 17\,\text{nH} \]

这个电感值在片上实现需要较大的面积，也可以使用片外电感。考虑到Q值（片上电感Q值通常只有10_{15），匹配网络的插入损耗会贡献约0.3}0.5dB的噪声系数。

14.1.29 噪声分析与优化

根据14.3节的分析方法，计算输入等效噪声：

沟道热噪声：\(\overline{v_{n,ch}^2} = 4kT\gamma/g_m\)，其中 \(\gamma \approx 1.5\)（65nm短沟道器件），\(g_m = 28\,\text{mS}\)，得到约 \(0.85\,\text{nV}/\sqrt{\text{Hz}}\)
栅极电阻噪声：多指结构将栅电阻降到约 \(2\,\Omega\)，贡献约 \(0.18\,\text{nV}/\sqrt{\text{Hz}}\)
匹配网络损耗：\(L_g\) 的串联电阻约 \(5\,\Omega\)（Q=15），等效到输入端贡献约 \(0.3\,\text{nV}/\sqrt{\text{Hz}}\)

总输入等效噪声约为 \(0.95\,\text{nV}/\sqrt{\text{Hz}}\)。对于50Ω源阻抗，对应的噪声系数为：

\[ NF = 1 + \frac{\overline{v_{n,in}^2}}{4kTR_S} = 1 + \frac{(0.95 \times 10^{-9})^2}{4 \times 1.6 \times 10^{-20} \times 50} \approx 1.9 \]

即 \(NF \approx 2.8\,\text{dB}\)——超过了2dB的指标。需要优化。

主要的噪声贡献来自沟道热噪声（占约80%）。要降低它，可以：

增大 \(g_m\)：将电流从2mA增加到3mA，\(g_m\) 提高到约40mS，沟道噪声降到 \(0.7\,\text{nV}/\sqrt{\text{Hz}}\)，总NF降到约2.2dB
优化 \(\gamma\)：选择更长的沟道长度（\(L = 80\,\text{nm}\) 代替最小尺寸60nm），\(\gamma\) 从1.5降到1.2，代价是 \(f_T\) 下降
使用噪声抵消拓扑：增加一个辅助共源管，抵消主放大管的噪声

综合考虑功耗和面积，选择方案1和2的组合：\(I_D = 2.5\,\text{mA}\)，\(L = 80\,\text{nm}\)。此时 \(g_m \approx 35\,\text{mS}\)，\(\gamma \approx 1.3\)，沟道噪声贡献 \(0.62\,\text{nV}/\sqrt{\text{Hz}}\)，总输入等效噪声约 \(0.72\,\text{nV}/\sqrt{\text{Hz}}\)，NF约为1.7dB。

14.1.30 仿真验证

在Cadence Spectre 19.1中进行噪声仿真，设置：

噪声分析频率范围：1~5GHz
输入参考节点：端口（50Ω源阻抗）
输出节点：Vout

仿真结果显示：在2.4GHz处，NF = 1.8dB，增益 = 16.5dB，S11 = -14dB。各项指标均满足要求。进一步查看噪声贡献分布，沟道热噪声占72%，匹配网络损耗占15%，栅电阻占8%，其他占5%——与分析预测一致。

图5：修改后的放大器电路

14.1.31 版图注意事项

LNA的版图设计对噪声性能有直接影响。以下是几条关键经验：

输入管M1使用多指结构，栅极从两端接入，将栅电阻减半
输入匹配网络（\(L_g\) 和 \(L_s\)）尽量靠近M1，减少互连寄生
输入信号线用顶层金属（厚金属，低电阻），并用地线屏蔽
电源去耦电容放在M1的漏极附近，缩短高频回流路径
敏感节点（栅极、源极）周围加保护环，隔离衬底噪声

14.1.32 低噪声设计的通用原则

回顾本章内容，有几条原则值得记住。

第一级决定噪声性能。无论是多级放大器还是整个接收链路，第一级的噪声系数和增益决定了系统的噪声下限。设计者应把最多的精力放在优化第一级上。

电流是噪声的代价。降低热噪声需要增大 \(g_m\)，而增大 \(g_m\) 需要更大的电流。低噪声设计本质上是用功耗换噪声性能。在功耗受限的应用中，需要在噪声和功耗之间找到平衡点。

匹配网络不是免费的。任何无源匹配网络都有损耗，这些损耗直接转化为噪声。匹配网络的Q值越高，损耗越小，但带宽越窄。设计者需要在噪声、带宽和面积之间权衡。

版图与电路同等重要。一个在原理图上噪声性能完美的LNA，如果版图处理不当（栅电阻过大、地回路不当、衬底耦合严重），实测噪声可能恶化1~2dB。低噪声设计必须从电路到版图全程把控。

仿真留裕量。器件模型的不确定性、版图寄生、电源噪声等因素，使得实测噪声通常比仿真高0.5~1dB。设计指标应留有足够的裕量。

14.1.33 本章小结

噪声是模拟集成电路设计中无法回避的物理限制。本章从噪声的物理来源（热噪声、散粒噪声、闪烁噪声）出发，建立了噪声的电路模型和分析方法，包括输入等效噪声、噪声系数和Friis级联公式。在此基础上，讨论了低噪声放大器的设计策略，包括输入匹配与噪声匹配的矛盾、噪声抵消技术、器件尺寸与偏置优化，以及电源和地的处理。

低噪声设计的核心思想可以概括为：压低噪声源、阻断传播路径，并在系统层面用滤波区分噪声与信号。这三个层次分别对应器件选择、电路拓扑和系统架构。

建议读者在完成本章学习后，选择一个具体的LNA设计项目（例如2.4GHz Wi-Fi接收机前端），从指标定义到版图实现走完整个流程。在仿真中，不仅要看最终的NF数值，还要分析每个器件的噪声贡献占比。通过噪声贡献占比分析，可以定位主要噪声源，这是优化设计的依据。建议在实验室用噪声系数分析仪测量一个LNA，对比仿真结果，记录偏差来源。