第1章 模拟集成电路设计导论
1.1 模拟集成电路概述
1.1.1 从真空管到芯片
1947年12月23日，贝尔实验室的巴丁和布拉坦将两根金箔触点压在一块锗晶体表面，其中一个触点施加正向偏置，另一个施加反向偏置。他们发现，输入信号在这个装置上获得了放大。这个点接触晶体管放大器的工作方式与真空管截然不同——它不需要加热灯丝，体积只有真空管的几十分之一，功耗低得多。肖克莱随后在1949年建立了PN结理论，并在次年制成第一个结型晶体管。三人因这项发明分享了1956年的诺贝尔物理学奖。
真空管在当时的电子设备中占据统治地位，但它的缺点同样突出：灯丝需要加热，功耗大，寿命短，可靠性差。早期计算机使用数千只真空管，平均每几分钟就有一只失效。晶体管的出现直接解决了这些问题，也打开了半导体器件发展的闸门。
集成电路的概念在1958年前后由两个人分别独立提出。德州仪器的基尔比在锗片上制作了包含一个晶体管、几个电阻和电容的振荡电路；仙童半导体的诺伊斯则提出了在硅片上用平面工艺制作多个器件并用铝互连的方案。诺伊斯的方法更接近今天的集成电路制造方式，也成为后来产业化的主流路线。从那时起，集成电路的集成度以大约每两年翻一番的速度增长，这就是后来被总结为摩尔定律的经验规律。
1.1.2 模拟信号与模拟电路
现实世界中的物理量大多是连续变化的。麦克风输出电压随声压变化，热电偶输出电压随温度变化，光电二极管输出电流随光照强度变化。处理这类连续信号的电路就是模拟电路，它处理的是连续时间、连续幅度的信号。
数字电路处理的是离散的二进制信号，只在两个电平之间切换。但这两种电路并非各自独立工作。一部手机里，麦克风输出的微弱电压先经过放大和滤波，再由模数转换器（ADC）变成数字码，交给数字信号处理器（DSP）做降噪、回声消除等运算，最后经数模转换器（DAC）还原成模拟信号驱动听筒。模拟电路负责与真实世界接口，数字电路负责运算与存储，两者缺一不可。
模拟集成电路按功能可以大致分为以下几类：
- 线性电路：运算放大器、仪表放大器、缓冲器、模拟滤波器等，输出与输入呈线性关系。
- 非线性电路：比较器、乘法器、混频器、振荡器等，其功能依赖于器件的非线性特性。
- 数据转换电路：ADC和DAC，完成模拟域与数字域之间的转换。
- 电源管理电路：低压差稳压器（LDO）、开关稳压器、基准电压源、电荷泵等，为系统提供稳定的供电。
- 射频电路：低噪声放大器（LNA）、功率放大器（PA）、压控振荡器（VCO）、锁相环（PLL）等，用于无线通信的收发链路。
1.1.3 应用领域
模拟集成电路的应用覆盖几乎所有电子设备。手机里的射频收发器、音频编解码器、电源管理芯片、触摸屏控制器都离不开模拟电路；汽车引擎控制单元中的传感器接口、车载雷达的毫米波前端、电池管理系统的电压检测电路，都是模拟设计的范畴；工业PLC的模拟输入模块需要高精度的ADC和信号调理电路；心电图机的生物电位放大器、超声成像的模拟前端、血糖仪的电流检测电路，对噪声和精度的要求极为苛刻。
以CMOS图像传感器为例。它把光信号转换为电信号，每个像素包含一个光电二极管和一个有源放大器。阵列读出电路需要相关双采样（CDS）来消除固定模式噪声，列级ADC将模拟像素值转换为数字码。这颗芯片中，模拟电路占据了相当大的面积和设计工作量——索尼的IMX系列传感器中，列级ADC和模拟读出电路的面积占比通常在30%以上。
1.2 设计流程与方法
1.2.1 从规格到版图
模拟集成电路设计始于系统规格定义，终于可交付制造的版图数据。整个过程可以分为以下几个阶段。
规格定义。设计的第一步是明确电路需要满足的性能指标。以运算放大器为例，规格可能包括：开环增益、单位增益带宽、相位裕度、输入失调电压、输入共模范围、输出摆幅、功耗、电源电压、噪声密度、面积约束等。这些指标来自系统级的需求分解。一个12位、100 MS/s的流水线ADC，其第一级采样保持放大器需要满足相应的建立精度和噪声要求——建立精度要优于0.1%，噪声要低于ADC的1/3 LSB。规格定义阶段需要回答的问题包括：工艺节点选什么？电源电压是多少？工作温度范围？功耗预算？芯片面积限制？
电路设计。规格明确之后，设计者选择合适的电路拓扑，进行晶体管级的设计。这一阶段的核心工作包括：确定偏置电流、晶体管尺寸（宽长比 W/L）、补偿网络参数，通过手工计算和仿真迭代，使电路满足各项指标。设计过程中经常需要在相互矛盾的指标之间折中。增大偏置电流可以提升带宽和压摆率，但功耗随之上升；增大输入管的尺寸可以降低失调和噪声，但输入电容也会增大。
仿真验证。仿真贯穿整个设计流程。设计者使用SPICE类仿真器进行直流工作点分析、交流小信号分析、瞬态分析、噪声分析、蒙特卡罗分析等。每一轮仿真结果都会反馈到电路设计中，指导参数调整。仿真验证的目标是确认电路在所有工艺角（TT、FF、SS、SF、FS）、所有温度范围和电源电压条件下都能满足规格。
版图设计。电路设计完成后，需要将晶体管和互连线绘制成物理版图。版图设计要考虑器件匹配（例如差分对的对称布局）、寄生参数（寄生电容、寄生电阻）、闩锁效应防护、天线效应、ESD保护结构等。版图设计完成后，需要进行设计规则检查（DRC）和电路图与版图一致性检查（LVS）。
寄生提取与后仿真。版图中存在不可避免的寄生电容和寄生电阻。提取这些寄生参数后，重新进行仿真，验证电路在考虑寄生效应后仍然满足规格。如果后仿真结果不达标，需要返回版图阶段进行修改，甚至回到电路设计阶段调整参数。
流片与测试。版图数据以GDSII或OASIS格式提交给晶圆厂，经过光刻、刻蚀、掺杂、金属化等一系列工艺步骤制造出芯片。流片周期通常为2~3个月，费用从数万美元到数百万美元不等。芯片回来后，需要封装、测试，验证实际芯片的性能是否与仿真一致。
flowchart TD
A[规格定义] --> B[电路设计]
B --> C[仿真验证]
C -->|不满足指标| B
C -->|满足指标| D[版图设计]
D --> E[DRC/LVS检查]
E -->|有错误| D
E -->|通过| F[寄生提取]
F --> G[后仿真]
G -->|不满足指标| D
G -->|满足指标| H[流片]
H --> I[封装测试]
I --> J[量产]
图1：CMOS模拟集成电路设计流程
1.2.2 设计方法学
模拟电路设计与数字电路设计的方法学有显著差异。数字设计高度依赖自动化工具——硬件描述语言（HDL）综合、自动布局布线、时序分析，设计者主要工作在寄存器传输级（RTL）抽象层次。模拟设计则仍然以手工分析和晶体管级设计为主，自动化程度低得多。
模拟设计者的工作方式通常是"自底向上"与"自顶向下"的结合。自顶向下意味着从系统规格出发，逐步分解为模块规格，再分解为电路规格；自底向上意味着从晶体管级别的单元电路（电流镜、差分对、共源放大器）开始，逐步组合成更大的模块。实际设计中，这两种方向反复迭代。先估算系统各级的增益分配和噪声预算，再设计具体的晶体管电路；电路搭出来后，仿真结果反过来修正系统级的参数分配。
模拟设计中的另一个核心问题是设计复用。与数字设计中的IP核复用类似，模拟设计也有经过验证的单元库——带隙基准、运算放大器、比较器、LDO等。但模拟IP的移植比数字IP困难得多：换一个工艺节点，晶体管的阈值电压、迁移率、寄生电容都变了，原来精心设计的电路可能需要重新调整尺寸甚至更换拓扑。一个在0.18μm工艺下表现良好的运放，移植到65nm工艺时，增益可能下降20%以上，相位裕度也可能恶化到不稳定的程度。
1.2.3 工艺缩放对模拟设计的影响
摩尔定律驱动数字电路不断缩小特征尺寸，但模拟电路从工艺缩放中获益有限。数字电路缩小尺寸可以获得速度提升和功耗降低，而模拟电路的性能受限于器件物理特性。
以MOS晶体管为例，特征尺寸缩小带来栅氧厚度减薄，这降低了栅极漏电流，但同时也降低了晶体管的输出阻抗（沟道长度调制效应加剧）。对于放大器设计，输出阻抗直接决定了本征增益 \(g_m r_o\)。在深亚微米工艺下，\(g_m r_o\) 的典型值从长沟道工艺的数百降至几十甚至更低，这使得设计高增益放大器变得更加困难。一个0.35μm工艺下的单级共源放大器可以获得40dB增益，同样的电路结构在65nm工艺下可能只有25dB。
电源电压也在不断降低。从5V到3.3V、1.8V，再到先进工艺的0.9V甚至更低。电源电压降低意味着信号摆幅受限，动态范围减小，设计高精度模拟电路（如16位ADC）的难度显著增加。阈值电压并没有按比例缩小，这进一步压缩了晶体管的过驱动电压空间。一个5V工艺下可以轻松实现的1V输出摆幅，在0.9V电源电压下几乎占满了整个可用范围。
这些趋势意味着，模拟设计者需要更深入地理解器件物理，更精细地控制偏置条件，更巧妙地设计电路拓扑来应对工艺缩放带来的挑战。
1.3 EDA工具简介
1.3.1 EDA在模拟设计中的角色
电子设计自动化（Electronic Design Automation，EDA）工具贯穿模拟集成电路设计的每一个环节。没有EDA工具，现代模拟IC设计几乎不可能完成——手工计算无法处理包含数万个晶体管的电路，更不用说版图绘制和验证了。
模拟设计流程中使用的EDA工具可以分为几类：电路原理图编辑与仿真工具、版图编辑与验证工具、寄生提取工具、电磁场仿真工具、以及设计管理与版本控制工具。
1.3.2 电路仿真工具
电路仿真的核心是SPICE（Simulation Program with Integrated Circuit Emphasis），由加州大学伯克利分校在1970年代开发。SPICE采用改进的节点分析法（MNA）建立电路方程，通过牛顿-拉夫逊迭代求解非线性方程组，通过隐式数值积分处理动态元件。SPICE的源代码后来公开，衍生出了大量商业和学术版本。
今天的商业SPICE仿真器包括Synopsys的HSPICE、Cadence的Spectre、Siemens EDA的Eldo等。它们都支持MOS晶体管的各种高级模型——BSIM3、BSIM4、PSP等——这些模型用数百个参数描述晶体管的电流-电压特性和电容-电压特性。BSIM4模型包含约300个参数，其中大部分由晶圆厂根据实测数据提取和校准。
以Cadence的ADE（Analog Design Environment）为例，它提供了完整的模拟设计仿真环境，包含直流仿真、瞬态仿真、交流小信号仿真、零极点分析、噪声分析、周期稳定性分析和蒙特卡罗分析等多种仿真功能。设计者可以在图形界面中设置仿真类型、扫描参数、输出变量，查看波形并进行分析。
图2：添加模拟集成电路元件系列
HSPICE是另一种广泛使用的仿真器，尤其在高精度仿真和模型验证领域。它以网表文件为输入，设计者用文本描述电路连接关系、元件参数和仿真指令。HSPICE的收敛性和精度在业界有长期积累的口碑——许多晶圆厂的模型发布流程中，最终签核用的仿真器就是HSPICE，其仿真结果被视为参考标准。
除了这些商业工具，开源仿真器NGSPICE也值得一提。它基于伯克利SPICE 3f5的源代码，支持多种器件模型，在教育领域和部分工业场景中有所应用。NGSPICE的精度和收敛性不如商业工具，但胜在免费且可修改，适合教学和原型验证。
1.3.3 版图设计与验证工具
版图设计的主流工具是Cadence的Virtuoso Layout Editor。设计者在版图编辑器中绘制各层的几何图形——有源区、多晶硅、金属互连、接触孔、通孔等。Virtuoso提供了丰富的辅助功能：器件生成器（PCell）、自动布线、DRC/LVS接口等。PCell可以根据设计者输入的参数（如晶体管宽度、长度、指数量）自动生成对应的版图，大大减少了重复劳动。
版图验证包括两个主要环节：
- 设计规则检查（DRC）：验证版图几何图形是否满足晶圆厂给定的最小线宽、最小间距、最小包围等规则。不同工艺节点有不同的设计规则集，先进工艺的规则数量可达数千条。以7nm工艺为例，设计规则文档超过500页，包含金属层、通孔、有源区等各层的详细约束。
- 电路图与版图一致性检查（LVS）：从版图提取晶体管连接关系，与电路原理图进行比较，确认两者一致。LVS检查确保版图确实实现了设计者意图的电路。
版图验证工具包括Siemens EDA的Calibre——这是业界最广泛使用的物理验证工具，支持DRC、LVS、ERC（电气规则检查）和金属密度检查等。Calibre的DRC运行速度快，规则描述语言灵活，是大多数晶圆厂认可的签核工具。台积电、三星、格芯等主要晶圆厂都提供针对Calibre的官方规则文件。
1.3.4 寄生提取与电磁仿真
版图完成后，需要提取寄生参数进行后仿真。寄生提取工具从版图中提取互连线的寄生电阻和寄生电容，生成包含寄生元件的网表。主流工具包括Synopsys的StarRC、Cadence的Quantus和Siemens EDA的Calibre xRC。以28nm工艺为例，一条1mm长的金属互连线，其寄生电阻可达数百欧姆，寄生电容约0.2fF/μm——这些寄生参数在高频电路和精密模拟电路中不可忽略。
对于高频电路（射频、毫米波），集总寄生参数模型可能不够精确。这时需要使用电磁场仿真工具，如ANSYS HFSS、Cadence AWR、Keysight ADS等，对关键互连结构进行全波电磁仿真。HFSS基于有限元方法（FEM），可以精确计算S参数、辐射特性和场分布，常用于天线、波导、封装和PCB的高频结构分析。一个60GHz的功率放大器，其匹配网络的电感在版图上的走线方式会显著影响实际性能，必须用电磁仿真验证。
1.3.5 设计管理与流程集成
现代模拟IC设计项目涉及多个设计者、多种工具、大量数据文件。设计管理工具负责版本控制、数据同步和流程自动化。Cadence的Virtuoso环境提供了设计数据库管理功能，支持多人协作和设计历史追踪。一个典型的模拟设计项目，从规格定义到流片，产生的仿真数据、版图版本、验证报告可能超过100GB。
工艺设计套件（PDK）是连接晶圆厂与设计者的桥梁。PDK包含器件模型、PCell、设计规则文件、仿真模型、版图验证规则等一整套文件。设计者安装PDK后，才能在EDA工具中使用该工艺的器件库进行设计和验证。PDK的质量直接影响设计效率和流片成功率——一个完整的PDK通常需要晶圆厂投入数十人年的开发工作量。
1.3.6 仿真与测试的关系
理论分析方法和实际测试是模拟电子系统评价和分析的两种主要手段。仿真本质上是对物理系统的数值近似——它依赖器件模型的准确性、数值算法的精度和设计者对电路的理解。流片测试则是最终检验——实际芯片的性能会受到工艺波动、温度变化、封装寄生、测试环境噪声等多种因素的影响。
仿真与测试之间存在系统性差异。仿真中使用的器件模型是统计平均的结果，实际芯片可能落在工艺角的不同位置。仿真中理想的电源和地，在测试中可能带有纹波和噪声。仿真中忽略的封装寄生电感，在测试中可能影响高频性能。一个典型的例子是：仿真中相位裕度65°的运放，封装后实测可能只有50°——封装引线的寄生电感和电容改变了环路特性。经验丰富的模拟设计者会在仿真中留出足够的裕量，并在设计阶段就考虑测试可行性和可测性设计（DFT）。
一个实用的做法是：在仿真阶段就对关键性能参数进行蒙特卡罗分析和工艺角仿真，了解性能的统计分布。以带隙基准为例，设计者通常会跑500次蒙特卡罗仿真，观察输出电压在不同工艺、失配条件下的分布——如果3σ范围超过设计规格，就必须修改电路。在版图阶段仔细控制寄生参数，在测试阶段设计合理的测试方案，区分芯片本身性能和测试环境引入的误差。
模拟集成电路设计是一门需要长期积累的学科。它既有深厚的理论基础——半导体物理、电路理论、信号与系统，又有强烈的工程实践性——工艺约束、版图技巧、测试经验。本书后续章节将从半导体器件基础开始，逐步展开放大器、反馈、运算放大器、基准源、开关电容电路、功率放大等内容，并在后半部分系统介绍EDA仿真工具的使用方法和工程实践案例。每一章的内容都建立在前面章节的基础上，建议读者按顺序阅读，并在阅读过程中动手仿真验证书中的电路示例。